ホーム > ソリューション > トランザクションベース検証

トランザクションベース検証

ZeBuでは非常に高速なクロック周波数でデザインをシミュレーションできますが、これで完全な検証を行なうには、スピードを落とさずにデザインの情報をやり取りできなければなりません。トランザクションレベル・モデリングでは、DUTの要求するスループットでチェッカ、モニタ、データジェネレータが利用できます。

特長

スピード: ZeBuのトランザクタは業界でも一、二を争う性能です。トランザクションレベルの性能は2つの要素 -- 帯域とレイテンシ -- で簡単に表せます。ZeBuは最大800Mbit/sの速度でデザインとのデータのストリーミングが可能です。レイテンシはテストベンチでどれくらい多くのメッセージを処理できるかを決める要因となります。ZeBuは1秒間に最高で50万のラウンドトリップ・メッセージを処理できます。
再利用: ZeBuはテストシナリオの生成とプロトコルの実装を分けているので、テストベンチはビルディング・ブロックから簡単に組み立てられ、新規チップデザインではトランザクタが再利用できます。
簡単: 標準のプロトコルはほとんどが既製品として購入できるほか、独自のアプリケーションがある場合は自分で設計もできます。カスタムのトランザクタの主要な部分は有限状態マシン（FSM）で、これはプレインのVerilogまたはVHDLで記述しています。ほとんどの場合、ユーザは少し改変するだけでトランザクタとして振る舞うようにできるRTLをすでに持っています。

トランザクションベースのテストベンチはいろいろな言語で記述できます。

C++のテストベンチ: ZeBuトランザクタはSCE-MI規格を少し改変したもので、簡略化されたAPIにしたがっているので、コードを数行書くだけで実行可能です。パフォーマンスよりもエミュレーション・プラットフォーム間の互換性が重要であれば、SCE-MIに完全準拠したAPIも利用できます。
SystemVerilogのテストベンチ: ZeBuトランザクタAPI（C++と共通）を呼び出すのにDPIを使ったり、SynopsysのVMM Hardware Abstraction Layer（HAL）を利用したりすることが可能です。

VerilogやVHDLのプレインなRTLのほかに、次のツールでZeBuトランザクタのFSMを作成できます。